专利内容由知识产权出版社提供
专利名称：集成电路及其制造方法专利类型：发明专利
发明人：李东颖,张开泰,萧孟轩申请号：CN201910917170.9申请日：20190926公开号：CN110957275A公开日：20200403
摘要：本揭露描述的实施方式描述由个别形成的纳米线半导体带的堆叠形成栅极全环(“GAA”)元件的技术，即集成电路及其制造方法。个别形成的纳米线半导体带未各别栅极全环元件量身订做。形成沟渠于磊晶层的第一堆叠中，以定义出形成磊晶层的第二堆叠的空间。将沟渠底部修改成在形状或结晶晶面取向上具有确定或已知参数。利用沟渠底部的已知参数选择适合制程来以相对平坦基底面的方式填充沟渠底部。
申请人：积体电路制造股份有限公司
地址：中国新竹市新竹科学工业园区力行六路八号
国籍：CN
代理机构：北京律诚同业知识产权代理有限公司
代理人：徐金国
更多信息请下载全文后查看